从原理图上如何知道FCLK 是多少呢呢？
本帖最后由 573370486 于 2013-3-27 09:48 编辑根据试验例程，看样子UART CLK 是50M。从哪里知道呢？原理图上如何看呢？
也就是我不知道FCLK是多少。因为UCON可以知道UART CLK,再由UBRDIV知道BAUD RATE.
可是这个根在哪呢。FCLK.是我少呢？
FCLK就是主频400？
那么PCLK就是50？{:soso_e118:} 这个时钟什么的一般也不在电路图里，要是研究时钟最好去参考s3c2440的datasheet
页:
[1]