jinhao6666 发表于 2019-9-10 19:37:51

iMX6UL核心板RMII接口信号确认

iMX6UL核心板和开发板之间的以太网RMII接口，将CPU的ENET1_TX_CLK信号直接连到PHY芯片（KSZ8081RNB）的X1管脚了，此处未使用外部时钟；
我有个疑问，这里CPU的ENET1_TX_CLK信号是可以配置成50Mhz时钟输出吗？

liyang 发表于 2019-9-18 08:46:12

您好，是50M时钟

liyang 发表于 2019-9-18 08:51:22

胡雪 发表于 2019-9-16 11:05
imx6q的核心板 重庆时时彩，请问为什么直接从核心板76.77脚上连接USB为啥无法识别外设？板子烧写的是初始Ub ...

您好，首先请您先确认一下，USB的一对差分线有没有接反，或者您可以将您那边的原理图发到我们硬件支持的邮箱
页: [1]
查看完整版本: iMX6UL核心板RMII接口信号确认