嵌入式爱好者's Archiver
论坛
›
飞凌RK3568开发板技术支持专版
› WIFI SDIO sdr50
Feasycom
发表于 2023-7-28 16:01:45
WIFI SDIO sdr50
WIFI SDIO 接口 只能协商到sdr50 50Mhz
默认的时钟配置是 "xin24m", "gpll_400m","gpll_300m", "cpll_100m", "cpll_50m", "clk_osc0_div_750k"
在时钟配置中加入 gpll_200m 后 能协商到 sdr50 100Mhz 但是 SDIO 通信会出现异常
请问一下这是什么原因
页:
[1]
查看完整版本:
WIFI SDIO sdr50