2023-6-29 14:45| 发布者: 闪光皮皮| 查看: 241| 评论: 0|原作者: cengyu3|来自: CSDN
图1 晶体电路
首先根据晶体的要求可知:负载电容的值要求为18pF;
根据公式:
图中: CL为 负载电容;Cstray: 寄生电容一般为3-7pF;
另外:C1和C2的ESR需要尽可能的小,这样晶体起振的速度快。
电容的值增大,对应晶体振荡频率减小。
二、 PCB布局布线
负载电容尽可能的离晶体近(<90mils),且在同一层;
单端走线阻抗50欧姆;平行走线等长;
晶体到芯片时钟输入口<750mils;
原文链接:
|小黑屋| 飞凌嵌入式 ( 冀ICP备12004394号-1 )
GMT+8, 2024-11-22 21:46
Powered by Discuz! X3.4
© 2001-2013 Comsenz Inc.