一、关于USB

在LS1028核心板上最大支持2路USB3.0，最大通信速率是5G。在原装底板将两路全部引出，其中一供给4G和5G模组使用，另一路作为USB3.0接口。下面分析原理。

1、USB3.0 Type-A接口

首先看USB3.0接口，下面是LS1028底板上USB3.0接口的原理图。

在原理图中可以看到USB3.0接口一共有9个引脚1脚VBUS为5V供电引脚。因为USB3.0接口兼容USB2.0所以在USB2.0为半双工差分信号D+,D-和GND，所以2、3、4三个引脚是USB2.0的信号线。USB3.0为全双工差分信号全双工差分信号最大可以达到5G传速速率。所以说5,6,7,8,9五个引脚为USB3.0的两对差分线和一根屏蔽地线。在原理图中的DT16为共阳TVS二极管用作USB2.0的防护。

上面图中的USB1 ID是用来控制USB的主从模式，默认为下拉。

然后DT15是USB3.0两个差分对的防护器件。

下面的是USB3.0的供电。

在上面电路中Q10,Q9用于控制5V电源的输出，USB_DRVVBUS是核心板引出的使能信号，当USB_DRVVBUS为高电平时由于Q10为NMOS所以达到了导通条件Q10导通后会吧Q9的栅极电压拉低，Q9为PMOS，Q9的栅极接上拉电阻默认为关断状态所以说当被拉低后Q9导通此时芯片U21的使能引脚的得到使能信号，U21输出5V到USB3.0接口的1脚。

U21芯片型号为TPS2065DR此芯片是一个限流配电开关芯片，限制输出电流，当接较大负载过流时U21会限制输出电流，过热后保护关段输出。并且在OC引脚输出过流引号，OC是开漏输出所以需要上拉电阻，在地板上将此信号通过三极管Q16将电平信号翻转后送到了核心板。

2、4G/5G模组

LS1028引出的另一路USB3.0用在了4G/5G模组的接口，因为在4G和5G上都会用到USB2.0的三根线所以在底板上巧妙的设计了切换电路。

在此电路中可以通过真值表判断信号的走向，芯片U20是一个单刀双掷开关，可以通过S引脚的电平来控制信号流向这样可以控制USB2.0的信号线到底给谁。

由上图可以看到
USB_SEL直接由拨码开关控制这样就可以直接通过拨码来选择4G、5G。

4G和5G模组接口还有这样一部分电路。这部分就是模组的供电电路。

采用的是1474芯片，此芯片是一个同步的BUCK降压电路，PWM控制器，MOSFET，误差放大器，基准源，续流电路等都集成在了芯片内部使用方便，输出电流可以达到3A，在此电路中，左侧是12V输入和芯片的使能，使能信号4G_PWREN由核心板控制，由此来控制4G模块的电源。右侧的C288是补偿元件，L7为BUCK降压电路的核心器件之一储能电感。然后芯片的FB为电压反馈引脚，此引脚的外围电路是反馈电阻，在此电路的下方的Q13三极管通过串并联的方式来切换反馈电阻的阻值可以通过此办法控制输出电压。因为不同模组的供电电压不同控制Q13的信号为4G_PWRSEL此信号被引到了拨码开关第7为。通过拨码控制。在4G和5G模组用的同一个信号的电源芯片。

二、关于以太网复位

在看邮箱中的邮件时，最近看到三个关于以太网是否可以对PHY芯片单独软复位的问题。

在1028的地板上网络PHY的复位信号是通过74LVC244APW芯片和PCIE的复位一起引到了核心板的RESET_OUT系统复位输出引脚，也就是说网口的PHY芯片只能在刚开机时或者核心板系统复位时进行复位，没有设置单独软复位功能，如果要单独复位需要自制底板单独通过GPIO控制复位。

想到的两种方案：

第一个就是用一个GPIO和核心板的复位输出同时控制，但是这两个信号要做一个或门电路。防止互相影响。

第二个就是直接用GPIO控制但是要在软件写好上电时自动复位一次。

还有一个问题就是有较多客户再邮箱反馈自制底板读不到PHY地址问题，此问题出在MDIO总线上，发现好多是因为MDIO的上拉电阻取值不合适的原因导致MDIO通讯异常从而读不到地址。