SDRAM 硬件电路设计要点

2023-8-30 16:41| 发布者: laozhe| 查看: 164| 评论: 0

类目： > 知识库文档编号: 1104

SDRAM：Synchronous Dynamic Random Access Memory，同步动态随机存储器。

同步是指其时钟频率和 CPU 前端总线的系统时钟相同，并且内部命令的发送与数据的传输都以它为基准；

动态是指存储阵列需要不断的刷新来保证数据不丢失；

随机是指数据不是线性依次存储，而是自由指定地址进行数据的读写。

演变史：SDRAM 从发展到现在已经经历了六代，分别是：

第一代 SDR SDRAM，第二代 DDR SDRAM，第三代 DDR2 SDRAM，第四代 DDR3 SDRAM，第五代，DDR4 SDRAM。第六代，DDR5 SDRAM。

工作电压：

SDR：3.3V DDR：2.5V DDR2：1.8V DDR3：1.5V DDR4：1.2V

设计要点

1、选型注意看器件手册。

2、SDRAM 的电源是 3.3V，注意加滤波电容及 layout 就近电源管脚放置。

3、layout 的时候注意等长。（参考 DDR 设计）

4、片选加上拉电阻。

5、其余控制信号的上拉酌情添加，可以 NC。

6、注意信号电平的匹配（HR、HP、HD）Xilinx FPGA 中 HR、HD、HP bank 说明。

7、如果采用两片及以上的 SDRAM，SDRAM 的地址引脚是复用的!(参考 DDR 设计)

SDRAM 在读写数据时重点注意以下信号：

1、CLK：时钟信号，为输入信号。SDRAM 所有输入信号的逻辑状态都需要通过 CLK的上升沿采样确定。

2、CKE：时钟使能信号，为输入信号，高电平有效。CKE 信号的用途有两个：一、关闭时钟以进入省电模式；

二、进入自刷新状态。CKE 无效时，SDRAM 内部所有与输入相关的功能模块停止工作。

3、CS#：片选信号，为输入信号，低电平有效。只有当片选信号有效后，SDRAM才能识别控制器发送来的命令。设计时注意上拉。

4、RAS#：行地址选通信号，为输入信号，低电平有效。

5、CAS#：列地址选通信号，为输入信号，低电平有效。

6、WE#：写使能信号，为输入信号，低电平有效。

当然还包括 bank[…]地址信号，这个需要根据不同的型号来确定，同样为输入

信号；地址信号 A[…]，为输入信号；数据信号 DQ[…]，为输入/输出双向信号；

数据掩码信号 DQM，为输入输出双向信号，方向与数据流方向一致，高电平有效。

当其有效时，数据总线上出现的对应数据字节被接收端屏蔽。

上一篇：网站伪静态基础知识分享下一篇：TVS管选型及应用