3568自制底板常见问题手册

   基本排查思路：

排查问题主要从焊接、物料、电源、复位、时钟这几个方面检查。

1.  一定要先检查焊接，是否有错焊漏焊，连锡等情况；

2.  核对物料，有源晶振、无源晶振的选用焊接是否正确、芯片是否方向焊接有误等；

3.  使用示波器检查电源输出是否正常，电源波形是否稳定；

4.  复位电路要根据芯片要求设计，也有使用软复位的情况，若该引脚默认为低，会导致芯片一直处于复位状态（一般芯片为低电平复位，具体需要查看芯片手册），此时要先在软件上配置复位引脚；

5.  使用示波器测量时钟信号是否频率正确，波形是否良好，注意有的芯片使用的外部晶振频率为固定值，要注意芯片手册中的要求，核对选用的晶振频率是否符合要求。

一、电源部分设计注意事项

1.  设计之前一定要了解选用的DCDC芯片或者LDO芯片的电压允许输入范围，并且要注意选用的滤波电容的耐压值、TVS的动作电压等一定要高于供电电压值；

2.  底板设计完毕后，一定要在上电前先使用万用表测量一下反馈电阻的阻值是否正确，是否有错焊、漏焊的情况，防止上电后因电源有异，损坏电路；

3.  电感的选型需要注意，要保证电感的通流大于电源芯片的电流输出能力，防止电感发热导致的输出电压不够或者触发电源芯片的保护机制，电压不输出；

4.  有客户设计底板时，电源芯片的使能引脚为软件控制使能，则要明白使能逻辑，控制GPIO使能电源电路；

5.  为了更快的发现电源有异为前端电源芯片的原因还是被后级电路影响导致，可以将电源芯片的输出与后级电路断开，从外部引入，比如稳压源或者开发板上飞线向后级电路供电，若上电后发现该电源没有被拉低，则检查前级电路，若被拉低，则为后级电路的影响；

6.  即使外围电路功耗较少，但是在供电电源的选择上要选用至少1.5A的适配器，要考虑核心板的启动峰值功耗，电流值低于这个值，从打印信息来看，核心板不断重启；

7.  绘制PCB时，布局参照芯片手册推荐layout来布局

一、     I2C类问题

I2C类问题目前遇到的有以下几类情况

1.  I2C信号加电容，若加的电容容值较大，可能会导致I2C挂载异常；

2.  没有上拉电阻，I2C为开漏输出，需要加上拉电阻；

3.  同一路I2C下挂载的设备地址冲突，导致工作异常；

4.  有些芯片需要先通过I2C写入一个数值唤醒后才能正常工作；

5.  也遇到过芯片对I2C的频率有要求，需要修改频率；

6.  若做了电平转换，需要注意，有些电平转换芯片较为容易损坏，可以先测试一下上拉电平是否正确，可以直接使用MOS电路实现电平转换。

二、    显示类问题

3568目前支持RGB、单八LVDS、双八LVDS、edp、HDMI、MIPI显示，其中只有HDMI和EDP可以自协商分辨率，并且有音频功能。

在调试屏幕时，一般遇到的问题为电源、时钟、复位的原因，基本上可以从这三方面入手，如电源，不同的屏体对电源要求不同，可以先测量各路电源是否有异常的情况，是否电源芯片设计不合理或者芯片损坏，其次就是时钟频率的问题，这部分需要根据屏体手册在设备数中配置频率；最后就是复位问题，有些屏幕需要复位，而飞凌这边的屏幕没有复位，在连接器座子上的复位信号为触摸芯片的复位信号，因此要注意屏体手册中是否有该说明。

三、    WIFI&蓝牙

1.OK3568配置的模块为AW-CM358SM，需要注意，WIFI为SDIO总线且为1.8V,蓝牙为串口，在排查WIFI相关问题时，要注意使能引脚WIFI_REG_ON是否为高，以及晶振输出是否正确。

2.除此之外，需要注意，OK3568开发板WIFI部分的外围电路兼容AW-CM358SM和AP6256，晶振X2为AP6256的必要设计，AW-CM358SM的手册上10  11引脚为NC，但是使用这个晶振不会影响正常工作。

3. 蓝牙部分串口为1.8V，注意引脚线序不要接错

五、 RTC部分

时钟部分需要注意，PCF8563的OSCO的谐振电容已经集成在时钟芯片中，因此设计外围电路时，不再设计这个电容，防止计时不准确；而RX8010则需要注意，晶振和两个谐振电容都已经集成在时钟芯片中，因此要空焊这部分。

六、USB OTG电路

常见的烧写问题排查思路：

1.OTG烧写的详细内容可见软件用户手册烧写章，一定要安装驱动；

2.如果使用的是开发板，请注意开发板上有两个TYPE-C口，一个为烧写口，一个为调试口，烧写口为USB3.0座子下面的接口，在开发板背面；

3.RECOVERY是否加了上拉电阻，由于核心板上已经添加了上拉电阻，且上拉电源与底板电源不同，底板上焊接上拉电阻可能会影响烧写状态，因此一定要空焊底板上的上拉电阻；

4.TYPEC插入烧写口后，可以用万用表测量一下USB3_OTG0_VBUSDET是否为3.3V左右的高电平，USB3_OTG0_VBUSDET信号为检测信号，高电平时，核心板会认为烧写口有数据线接入；如果测量发现这个地方的电平为低，核对电路是否有连锡或短路的情况；

5.也可以换换数据线（电流驱动能力不够）或者换其他电脑，Win11有部分与OTG驱动不兼容的情况

 OTG部分设计注意点：

除了上述烧写需要注意的地方，还需要注意OK3568开发板设计将device与HOST分成了两个接口（电源网络不同），因此若要做成一个接口一定要注意电源部分的设计（OTG做从为外部主机供电，如ADB调试；OTG做主为底板电源向外部设备供电，如接U盘等）。

七、TF卡

TF卡烧写失败排查思路：

1.  可以看下当烧写卡插入后，检测引脚是否有电平变化，未插入时为高，插入后为低；

2.  可以将这张烧写卡在开发板上试一下，如果也不能正常烧写，使用的TF卡可能已损坏；

3.  检查硬件电路是否在数据线、时钟线上添加了上拉电阻，如果有，可以将上拉电阻空焊后再尝试；

4.  最后可以试下换一个卡座

八、PCIE设备不识别

1.一定要核对线序，保证核心板的输入接PCIE设备的输出，从飞凌绘制的封装上看，可能有TX接TX的情况，这只与绘制封装时的引脚命名有关，一定要搞清楚输入、输出方向

2.PCIE支持极性翻转和通道翻转，但是并不是所有的设备都支持，要保证两个设备中有一端设备支持才可以这样设计

3.注意要预留耦合电容

4.如硬盘等，也与硬盘格式有关

5.底板设计时，可以为设备的复位引脚预留上拉电阻，防止设备内部的驱动能力不够，导致偶尔不识别的情况

九、不启动问题排查思路

首先接上调试串口，看下是否有打印信息。

有打印信息

1.一直卡在PCIE然后重启，是由于未设计PCIE3.0接口，3568核心板中PCIE控制器在打开时，若检测不到PCIE参考时钟，会导致Uboot阶段看门狗喂狗程序延迟，导致喂狗动作无法在设定时间内完成，导致3568核心板反复重启，如遇此问题，参考linux用户手册文件夹-用户常见问题手册中末尾，从OK3568-C-common.dtsi中将PCIE3.0功能disabled即可。

2.I2C2是否使用，未使用需要关闭，防止看门狗超时造成重启

3.供电电流是否高于核心板启动峰值功耗

没有打印信息的情况

1.  查看emmc_boot、resten、recovery是否有设计上拉电阻，添加上拉电阻会导致设备不启动，如不需要，这三个信号悬空即可；

2.  排查焊接，是否有连锡短路的情况，尤其是emmc_boot、resten、recovery部分电路可能设计了TVS，有连锡短路的风险；

3.  若核查过这三个地方没有添加上下拉电阻，也没有焊接问题，可以量下这三处，当按键按下时电平是否被拉低到0，如果没有，请再次查找电路是否有上拉或者漏电的情况

4.  不排除使用的按键为常闭状态，导致以上三个信号一直被拉低，造成不能启动

5.  若有DC005的设计，需要核对物料封装，有其中一个脚为拨片，电源插入后，拨片与GND之间的连接被弹开，核对是否有将GND接到拨片上的情况，导致电源插入后没有地，没有完整的电源回路，导致核心板不上电。

十、网口问题排查思路

3568自制底板网口部分注意事项

1.由于3568核心板的两个网口的引脚为1.8V，所以设计PHY芯片的外围电路时一定要根据芯片手册，将phy的引脚电平选择为1.8V，这样才能保证核心板与PHY芯片电平匹配。

2.如果选用的也是RTL8211FSI-CG这颗PHY芯片，因网口 PHY RTL8211FSI 的 CLKOUT 引脚为 3.3V 电平，与 CPU 端电平不匹配，在核心板反复热启时有几率卡死，再加上次改信号非 CPU 工作必须信号，因此断开了此引脚与 CPU 的连接。

3.3568出厂镜像中的PHY地址是0，做的广播地址，所以可能有硬件设计的PHY芯片地址预留电阻没有空焊，但是网口也可以正常使用的情况，但是如果设计时，修改了软件中的PHY地址，所以一定要注意软件硬件PHY地址的对应，否则识别不到PHY芯片。

4.如使用的是RTL8211FSI-CG芯片，设计时需注意，phy的32脚（LDO 1.0V输出引脚）选用的滤波电容，至少有一个要选用UF级电容，否则会有协商速度只有十兆，不能达到理论值的情况。

PHY通信异常

1.先查找网口外围电路是否有漏件、错件、连焊，PHY是否焊接良好，首先排查焊接问题；

2.检查电路的供电是否正常，尤其是选用RTL8211，LDO输出的1.0V是否正常，电源是否稳定，是否有明显压降、跌坑现象。同时，使用示波器测量1.0V输出波形是否正常稳定，若不稳定，可能会导致PHY的link状态不稳定；

3.检查复位电路，用示波器抓一下复位的波形，看下复位信号是否可以正常抬起，低电平的维持时间是否满足PHY芯片要求（具体看芯片手册）；

4.外围电路如果使用了外部晶振，可以用示波器量下晶振是否起振，频率是否为选用值；

5. 检查 PHY 芯片的地址、模式、电平配置等参数设置的上下拉电阻是否正常。

6. 检查 MDIO 总线的波形幅值、斜率、是否正常，振铃是否严重，是否有下降沿压降不到 0 的现象，在 MDC 的上升沿来临时 MDIO 的电平维持时间是否满足手册要求等问题。

7.是否有同一路MDIO总线下挂载了多路PHY芯片，是否有地址冲突的情况

8.注意使用的PHY芯片为电压型驱动还是电流型驱动，电压型驱动，变压器中心抽头接电容接GND，电流型接电源。

9.注意选用的RJ45座子，有的座子内部会在中心抽头上集成电容，但有的没有，因此设计时要注意，若没有电容，直接将中心抽头接到GND，会导致MDI信号全部对地短路

10.可以根据飞凌提供的3568-网口delay测试手册，调整delay参数