A40i以太网分析

1、MII、RMII、GMII、RGMII是以太网接口中常见的几种标准接口：

（1）MII

MII（Media Independent inte**ce）即介质无关接口，它是IEEE-802.3定义的行业标准，是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号，如下图所示：

MII接口只能实现100Mbps、10Mbps速率的数据传输，MII以4位数据方式传达数据，双向传输，时钟速率25MHz。其工作速率可达100Mb/s。当时钟频率为2.5MHz时，对应速率为10Mb/s。

（2）RMII

RMII(Reduced Media Independant Inte**ce),精简MII接口，节省了一半的数据线。RMII收发使用2位数据进行传输，收发时钟均采用50MHz时钟源。

其中CRS_DV是MII中RX_DV接收数据有效和CRS载波监测两个信号的合并，当物理层接收到载波信号后CRS_DV变得有效，将数据发送给RXD。当载波信号消失后，CRS_DV会变为无效。RMII还将发送时钟、接收时钟合并为参考时钟信号（REF_CLK方向不确定，取决于CPU还有phy芯片本身），并且以2位数据方式传送数据双向传输，因此节省了一半的数据线。RMII同样只能实现100Mbps和10Mbps，当以100Mbps速率传输数据时，时钟速率50MHz。

（3）GMII

GMII（Gigabit Media Independant Inte**ce），千兆MII接口。

GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。

（4）RGMII

RGMII(Reduced Gigabit Media Independant Inte**ce),精简GMII接口。

RGMII发送/接收数据线由8条改为4条，TX_ER和TX_EN复用，通过TX_CTL传送，RX_ER与RX_DV复用，通过RX_CTL传送，节省了一部分数据线。虽然RGMII信号线减半，但TXC/RXC时钟仍为125Mhz，为了达到1000Mbit的传输速率，TXD/RXD信号线在时钟上升沿发送接收GMII接口中的TXD[3:0]/RXD[3:0]，在时钟下降沿发送接收TXD[7:4]/RXD[7:4],并且信号TX_CTL反应了TX_EN和TX_ER状态，即在TXC上升沿发送TX_EN,下降沿发送TX_ER，同样的道理试用于RX_CTL。

2、A40i网口资源分析

A40i核心板的CPU支持RGMII和MII接口，底板最多可同时支持一个千兆网口和一个百兆网口。

（1）OKA40i

OKA40i开发板只设置了一个IP101GRI工业级百兆网络芯片，不支持千兆网络传输，因此OKA40i的网口不能复用成千兆网口。

IP101GRI是一款单端口快速以太网收发器，适用于100 Mbps和10 Mbps网络。IP 101 G支持MII和RMII。在MII模式百兆传输时，收发时钟均采用25MHz时钟源。在RMII模式下，收发时钟均采用50MHz时钟源。但由于 A40i核心板只支持MII接口，因此OKA40i中的IP101GRI芯片只能工作在MII模式。

（2）FCU2401

FCU2401设置了一个JL1111百兆网络芯片和一个YT8521S千兆网络芯片。

JL1111是一个单端口的10Base-T/100Base-TX以太网物理层收发器，不支持千兆网络传输，因此百兆网口不能复用成千兆网口。JL1111支持MII模式和RMII模式，在MII模式百兆传输时，收发时钟均采用25MHz时钟源。在RMII模式下，收发时钟均采用50MHz时钟源。同理，由于 A40i核心板只支持MII接口，因此FCU2401中的JL1111芯片只能工作在MII模式。

YT8521S千兆网络芯片支持10 Mbps、100 Mbps或1000 Mbps的传输，因此该千兆网口可以复用成百兆网口。

A40i网口问题排查思路

1、OKA40i默认为eth0网卡，首先确认板子使用的是哪一组网卡，是不是进行了引脚复用使用了另一组网卡，如果进行了引脚复用，检查复用的引脚是否正确。

2、在软件端通过启动网卡来判断PHY芯片有没有成功挂载上，如果可以正常启动网卡说明PHY芯片可以成功挂载；如果PHY芯片挂载异常：

（1）首先检查原理图，检查PHY芯片的电路是不是严格按照PHY芯片的手册设计的，是否有缺件、坏件或者焊接错误的情况，检查PHY 芯片焊接是否存在虚焊。

（2）检查供电电源是否稳定，PHY芯片的各路供电是否正常，复位电压是否正常。

（3）检查PHY芯片的时钟输入，用示波器量下晶振是否起振，注意晶振的频率要PHY芯片手册一致。

（4）PHY芯片的模式、信号电平、地址等参数都是由芯片外部的上下拉电阻来确定，检查上下拉电阻时电阻的阻值有没有按照芯片手册推荐的数值来设计。

（5）MDIO管理总线，MDIO用于实现网口MAC层对PHY层的管理与控制。通过MDIO总线读写PHY芯片的寄存器的值来控制PHY芯片的工作状态。MDIO是需要上拉的，上拉电阻的具体阻值需要根据实际情况去调整。最大程度的保证MDIO信号的信号质量。如果信号质量不好很容易导致CPU识别不到PHY芯片。

5、检查网络变压器。在不同电压等级的网口之间进行连接时，网络接口变压器能够确保信号的兼容性和稳定性。没有变压器的网络接口座子，在连接到不同电压等级的网口时，可能会出现信号不兼容的问题，导致通信失败。